PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-196859

(43)Date of publication of application: 08.08.1989

(51)Int.CI.

H01L 27/04 H01L 21/265 H01L 21/76 H01L 27/10

(21)Application number: 63-023092

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

02.02.1988

(72)Inventor: NAITO KOJI


FUSE HARUHIDE

(54) MANUFACTURE OF MOS DYNAMIC MEMORY

(57) Abstract:

PURPOSE: To prevent the generation of a boron low concentration region by a method wherein arsenic is introduced to a sidewall in order to form an n+ layer, a trench bottom is dug down again, an arsenic containing layer in the bottom is gotten rid of and boron for shaping a p+ layer is introduced to the sidewall.

CONSTITUTION: An silicon trench is cut, and arsenic is induced to a sidewall through oblique ion implantation 5, etc. An arsenic containing layer is also formed in a trench bottom at that time. The trench bottom is dug down for removing the arsenic containing layer in the trench bottom. Boron is introduced to the sidewall through oblique ion implantation 7, etc., and n+ and p+ double layers 2, 8 are shaped to the sidewall section. Lastly, boron 9 is induced to the trench bottom through 0° ion implantation in order to control isolation breakdown strength. Accordingly, the generation of a boron 9 low concentration region is prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

@ 公開特許公報(A) 平1-196859

動Int. Cl. 4 識別記号 庁内整理番号 ③公開 平成1年(1989)8月8日
H 01 L 27/04 C-7514-5F V-7738-5F L-7638-5F L-7638-5F 27/10 3 2 5 D-8624-5F審査請求 未請求 請求項の数 1 (全4頁)

ᡚ発明の名称 MOSダイナミツクメモリの製造方法

②特 願 昭63-23092

②出 願 昭63(1988) 2月2日

個発 大阪府門真市大字門真1006番地 松下電器産業株式会社内 明 者 内 藤 志 大阪府門真市大字門真1006番地 松下電器産業株式会社内 者 旒 秀 個発 明 玄 大阪府門真市大字門真1006番地 包出 頣 松下電器産業株式会社 人

砚代 理 人 弁理士 中尾 敏男 外1名

明 細 書

1、発明の名称

MOSダイナミックメモリの製造方法

2、特許請求の範囲

シリコン基板に形成した襟の一方の側壁を一つのDRAMセルの電荷容積電極として用い、この 神の底部を、対向側壁に形成された他DRAMセルの電荷蓄積電極との分離領域とする構造で、電 荷蓄積電極をn+層・p+層の二重不純物導入層で形成する場合、不純物導入・分離部形成をn+層形成 用にヒ素を側壁に導入し、次に滞底を再び掘り下げて底部のヒ素含有層を除去したのち、側壁にp+ 層形成用のホウ素を導入する順序で行なりMOS ダイナミックメモリの製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明はMOSダイナミックメモリの製造方法 に関するものである。

従来の技術

従来、シリコン基板に形成した褥の一方の側壁

を一つのDRANセルの電荷器模電極として用い、 との海の底部を対向側壁に形成された他 DRAY セルの電荷密積電極との分離銀域とする構造で、 電荷密度電極をn+層,p+層の二重不 純物導入層で 形成する場合(通常、HIIC構造と略称される) においては、不純物導入,分離部形成工程は、以 下に示す方法がとられていた。第3図にその工程 例を示す。(1)まず、何らかの方法でシリコン基板 に溝を揃ったのち、斜めイオン注入等で、側壁に ホウ素を導入する(第3図(4))。(2)次に側壁部に n+p+の二重層を形成するために、斜めイオン注 入等で側壁にヒ素を導入する。との際、溝底にも ヒ紫が入る。③との後、隣底のヒ素含有層を除去 するために、隣を堀下げる(第3図に)。(4)最後 注入でホウ素を導入する。

以上の手続きで上記構造を実現していた。 発明が解決しようとする課題

従来の方法によると、 構底再個下げ (第3図(n)の工程)の制御性が充分得られないという理由で、

٠ . . .

本発明は、上記課題を解決するものである。 課題を解決するための手段

本発明のMOSダイナミックメモリの製造方法は、シリコン基板に形成した際の一方の側壁を一つのDRAMセルの電荷蓄積電極として用い、この隣の底部を、対向側壁に形成された他DRAM

ース/ドレイン層、15はピット線一容量枢極分離層、16はピット線である。第2図中の2a, 2b,8,10を形成する際に本発明に係る方法が用いられる。

男2図に示される機造として構造としる。リックメイナミックをサルカル であたシリラ では、 本で区域では、 本で区域では、 本で区域では、 本で区域では、 本で区域では、 本で区域では、 本のでは、 本のでは、 本のでは、 ないのでは、 ないのはいる。

そとで、不純物導入,分離部形成工程を第1図

せルの 電荷 蓄積 電極 との分離 領域とする 構造で、 電荷 蓄積 電極 を n + 層 , p + 層 の 二重 不 純物 導入 層で形成する場合、 不 純物 導入 , 分離 部 形成を n + 層形成用に に 緊を 側壁 に 導入 し、 次に 標底を 再び 掘り下げて底部の に 案合有層を除去したのち、 側 壁に p + 層形成用のホウ素を導入する順序で行なり ことを 特徴とするものである。

作用

とのような本発明の方法の手順によれば、ホウ 緊低濃度領域の発生という問題は解消される。

突施例

以下、本発明の一実施例方法を説明する。第2 図が、第1図に示される工程(後述)を経て形成されるMOSダイナミックメモリセルの実施例である。第2図において、1はシリコン落板、2はヒ素導入層、2a,2bは2つのDRAMセルの相対向する電荷蓄積電極、8はP⁺層、1つは分離ホウ緊導入層、11はポリシリコンプレート電極、12は絶縁膜、13はMOSトランジスタのソトポリシリコン、14はMOSトランジスタのソ

発明の効果

4、図面の簡単な説明

特閒平1-196859(3)

第1図は本発明の一実施例方法を示す工程図、第2図は本工程を用いて構成したダイナミックメモリセルの断面図、第3図は従来の方法を示す工程図、第4図は同従来の工程を用いて構成したダイナミックメモリセルの断面図である。


1 …… シリコン基板、2 …… ヒ素導入層、8 … … p 屑、1 〇 …… 分離ホウ素導入層、1 1 …… プレート電極、1 2 …… 絶縁膜、1 3 …… ゲート層、1 4 …… ソース/ドレイン層、1 6 …… ビット線 - 容量電極分離層、1 6 …… ビット線。 代理人の氏名 弁理士 中 尾 飯 男 ほか1名


29 --- ビットは- 字登電 協会配着 90 --- 電視率下がは1生に元の東代東東役成 31 --- MOSトランジスタのソース/ドレイン書 32 --- MOSトランジスタのケートポリシリコン 33 --- ポリシリコンプレート電極

27--- 尼 泰 庹

28 --- ビット森

第 4 図





特閒平1-196859(4)

11 --- ポリシリコンプレート電径 12 --- 経 磁 膜 13 --- MOSIラングスタのゲーボリシリコン 14 --- MOSIラングスタのソース/ドレン暦 15 --- ビット根 6 --- ビット根

2

